3D IC

創意電子已成功於先進 FinFET 製程上實現複雜的3D堆疊晶片設計並完成投片,該設計採Cadence平台。
加速多晶粒系統設計 新思在台積N3E製程達陣
新思科技擴大與台積合作,利用支援最新3Dblox 2.0標準和台積3DFabric技術的解決方案,加速多晶粒系統設計。
聯電與華邦、智原、日月光,及Cadence成立晶圓對晶圓(W2W) 3D IC專案,協助客戶加速3D封裝產品的生產。
新思宣佈其數位與客製化/類比設計流程已通過台積N2製程技術認證,將加速更高品質的先進製程節點SoC交付時程。
西門子獲台積N2製程認證
西門子與台積深化合作,展開一系列新技術認證與協作,多項西門子 EDA 產品成功獲得台積的最新製程技術認證。
圖說:國立陽明交通大學電子研究所教授連德軒(右)研究團隊,近期與台積共同成功克服了超薄層半導體中閾值電壓(VT)調變的技術挑戰,左為電機學院博士候選人曾柏翰。
陽明交大與台積完成可長出超薄層半導體的技術,可望展現半導體邏輯元件作為運算或儲存的功能,引領全新的發展方向。
是德科技(Keysight)日前宣布加入台積電(TSMC)開放式創新平台(OIP)3DFabric聯盟。
圖說:西門子與聯華電子合作開發 3D IC hybrid-bonding 流程
西門子數位化工業軟體近日與聯電合作,為聯電的晶圓對晶圓堆疊及晶片對晶圓堆疊技術提供新的多晶片 3D IC 規劃、組裝驗證,以及寄生參數萃取(PEX)工作流程。
圖說:台積電日本3DIC研發中心
圖說:台積電日本3DIC研發中心台積電24日宣布,其子公司台積電日本 3DIC 研發中心已於日本產業技術綜合研究所之筑波中心完成無塵室工程,並於該日舉行開幕儀式。台積電具備全新無塵室的日本 3DIC 研發中心,以研究下一代三維矽堆疊和先進封裝技術的材料領域,旨於支援系統級創新,提高運算效能並整合更多功能。在推動半導體技術向前發展上,另闢了新的道路。
圖說:Cadence獲台積電2021四項開放創新平台 (OIP) 年度合作夥伴大獎,推動3DFabric設計、雲端解決方案、4nm 設計架構的共同開發以及DSP矽智財創新。
圖說:Cadence獲台積電2021四項開放創新平台 (OIP) 年度合作夥伴大獎,推動3DFabric設計、雲端解決方案、4nm 設計架構的共同開發以及DSP矽智財創新。Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶博士表示:「藉由Cadence與台積電持續的合作,我們使共同客戶能夠利用我們的最新技術自信地交付設計並實現設計目標。獲得台積電四項大獎殊榮彰顯了 Cadence 藉由其智慧系統設計策略致力於實現卓越的 SoC 設計。」
回到頂端