Cadence宣布已贏得台積電六項年度開放創新平台(OIP)合作夥伴獎。此外，Cadence被認定為台積 3DFabric聯盟的創始成員之一。

是德科技（Keysight）日前宣布加入英特爾（Intel）晶圓代工服務（IFS）加速器電子設計自動化（EDA）聯盟計畫，是德科技將擴大對流程設計套件（PDK）和參考設計流程創建的支援。

Cadence宣布榮獲由中華民國商業總會頒發的2022年《金商獎》，評選為「優良外商」，讚許Cadence長期投資提升台灣半導體及電子產業優勢能量。

Cadence宣布推出全新的Cadence Certus設計收斂解決方案，以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。

新思科技近日推出創新的串流結構（streaming fabric）技術，可將晶片資料存取與測試時間縮短80%，並將額外功耗降至最低，為日益複雜且龐大的設計提供晶片狀況的即時分析。

CadenceLIVE Taiwan 台灣使用者大會，9月1日重啟實體舉行，邀請浸潤式微影之父林本堅、閎康科技董事長謝詠芬、聯發科副總經理柯智偉發表專題演講，Cadence多物理系統分析研發副總裁顧鑫（Ben Gu）也特別從美國飛抵台灣參加。

Cadence多物理系統分析研發副總裁顧鑫（Ben Gu）曾投入Voltus和Voltus-Fi開發，4年不到，就將業績提升數倍。擁有多年開發EDA工具經驗的他，曾獲Cadence企業創新獎、 IEEE Donald Peterson最佳論文獎，並擁有5項美國專利。

圖說：西門子 Calibre 平台擴充早期設計驗證解決方案西門子數位化工業軟體近期為其積體電路（IC）實體驗證平台 —— Calibre 擴充了一系列電子設計自動化（EDA）早期設計驗證功能，可將實體和電路驗證任務「shift left」，既在設計與驗證流程的早期階段就識別、分析並解決複雜的 IC 和晶片級系統（SoC）實體驗證問題，協助 IC 設計團隊及公司更快將晶片送交光罩製造（tapeout）。