- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.10.20
圖說：Cadence全新Clarity 3D瞬態求解器，提升系統層級EMI模擬速度達10倍，系統設計團隊能迅速精準地模擬大型且複雜的超大規模、汽車、行動及航太與國防系統。 益華電腦(Cadence)，推出系統級模擬解決方案Cadence Clarity 3D 瞬態求解器(Transient Solver)，進一步擴展其系統分析產品線，相較傳統3D電磁場求算器，此解決方案能以高達10倍快的速度解決電磁干擾 (簡稱EMI) 系統設計問題，及提供無限制的處理容量。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.10.13
圖說：Cadence GDDR6 IP產品獲得台積電N6製程矽認證並提供N6與N7製程技術使用益華電腦(Cadence)近日宣佈其GDDR6 IP 獲得台積電6奈米製程(N6)矽認證，可立即用於N6、N7與還有即將到來的N5製程技術。GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP(VIP) 所組成，目標針對超高頻寬的記憶體應用，包括超大型運算、汽車、5G通訊及消費性電子，特別有關於人工智慧／機器學習 (AI／ML) 晶片中的記憶體介面。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.09.15
圖說：新思與台積合作，利用CoWoS與InFO認證設計流程加速2.5D/3DIC設計。新思科技宣布已與台積合作，雙方已就採用新思 Compiler產品的先進封裝解決方案，提供通過驗證的設計流程，可用於以矽晶中介層(silicon interposer)為基礎的基板上晶圓晶片封裝(Chip-on-Wafer-on-Substrate，CoWoS-S)以及高密度晶圓級且以RDL為基礎的整合扇出型封裝(Integrated Fan-Out ，InFO-R)設計。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.09.11
圖說：新思與台積電合作，加速 3奈米製程創新，實現新一代 SoC 設計。通過認證的新思設計解決方案能為高效能運算(HPC)、行動裝置、5G 和 AI等SoC帶來最先進的節能和效能表現。新思科技9日宣佈旗下數位與客製化設計平台已通過台積電3奈米製程技術的認證。該認證是以台積電最新的設計規則手冊和製程設計套件為基礎，能帶來可實現優化的功耗、效能和面積 (PPA) 的設計解決方案，從而加速新一代設計的開發。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.08.25
圖說：新唐科技設計團隊利用Cadence 驗證套裝，加速智慧家庭和工業IC設計的軟硬體整合及系統驗證。 為了改善系統單晶片 (SoC) 驗證，新唐科技採用Cadence 企業級硬體驗證平台Palladium Z1，加速其工業及消費者應用程式之微控制器（MCU）的設計開發，並透過更快速的軟硬體整合，將作業系統啟動模擬時間從4天減少到60分鐘，在驗證過程初期的軟硬體整合達到最佳化。
- 文：Wa-People／王麗娟 Janet Wang
- 圖：Wa-People／編輯中心
- 2020.06.19
圖說：Cadence CloudBurst平台與微軟 Azure合作，基於台積電技術實現Cadence簽核解決方案的方式，為客戶提供了完整時序簽核的快速途徑。益華電腦（Cadence）與台積電、微軟合作，利用雲端基礎架構，縮短半導體設計簽核時程，實現了雲端的時序簽核方案。不但適用於各種應用市場，而且不受限於眼前的硬體投資，有助於顯著提升生產效率。
- 文：Wa-People／王麗娟 Janet Wang
- 圖：Wa-People／編輯中心
- 2020.06.15
圖說：新思科技針對台積公司5奈米製程技術推出業界最廣泛的IP組合，能加速高效能運算SoC設計。台積5奈米製程進度受全球矚目，新思科技針對將採用台積 5奈米製程技術生產高階系統單晶片（SoC）的客戶，推出新一代DesignWare介面與基礎IP，助攻創新研發達成高效能、省電、精巧等多重目標，將於六月底上市。 新思科技近日宣佈，該公司的DesignWare IP組合已在台積5奈米製程完成驗證，幾乎涵蓋所有高速通訊協定的介面IP和基礎IP。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.06.08
圖說：Cadence與台積電合作加速行動與超大規模電子技術創新，其數位與客製/類比EDA流程獲得台積電N6及N5製程認證。益華電腦宣佈，為台積電N6及N5製程技術提供優化結果，增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術，已通過台積電設計規則手冊及SPICE模型認證。與台積電共同攜手客戶，透過台積電N7、N6及N5等先進製程生產設計，並已於全球實現成功設計定案。
- 文：Wa-People／李慧臻 Jane Lee
- 圖：Wa-People／編輯中心
- 2020.05.13
圖說：新思科技推出3DIC Compiler 為業界第一個可加速多晶粒(multi-die)系統設計與整合的統一平台。 新思科技推出3DIC Compiler平台，可在單一封裝中實現複雜的2.5D和3D多晶粒系統的設計與整合。該平台提供全面性的整合、高效且易於使用的環境，透過單一解決方案提供架構探索、設計、實作與簽核，同時達到訊號、功耗與熱完整性的最佳化。
- 文：Wa-People／王麗娟 Janet Wang
- 圖：Wa-People／編輯中心
- 2020.03.27
圖說：新思科技推出RTL Architect 可加速設計收斂（design closure），其獨特的RTL調整環境（tuning environment）減少實體設計重複（Iterations）。為了提升功耗、效能和面積（PPA）的表現，以符合人工智慧和汽車應用等新垂直市場的要求，快速探索特定領域的RTL架構已成為RTL團隊經常面對的挑戰。新思科技近日宣布RTL Architect上市，有效加速RTL設計收斂（design closure）及整體晶片設計流程。
