圖說：矽光子商用元年！台積電全球業務資深副總經理暨副共同營運長張曉強說，COUPE將成為繼 CoWoS 之後，下一個家喻戶曉的關鍵字。
繼北美之後，台積電（TSMC）2026年全球技術論壇14日於新竹舉行，會中指出全球半導體市場將提早於今年達到 1兆美元的里程碑，早先估計2030年才能達到1兆美元的標竿，可望提高到1.5兆美元。分析市場成長動能，絕大多數來自高效能運算（HPC）及 AI 領域，佔整體市場的55%、智慧手機約佔 20%，其餘則為汽車與物聯網，各約佔 10%。
矽光子大進擊！關鍵字COUPE
以領先矽技術拓展人工智慧（Expanding AI with Leadership Silicon）為今年技術論壇主題，針對 AI 資料中心日益龐大的資料傳輸需求，台積電全球業務資深副總經理暨副共同營運長張曉強強調，「緊湊型通用光子引擎（COUPE）」將成為繼 CoWoS 之後，下一個被市場家喻戶曉、主宰 AI 時代的半導體超核心關鍵字。
回顧兩年前，台積電於2024 年 4 月在美國舉行的「北美技術論壇」上，首次公開介紹 COUPE技術與矽光子發展藍圖。雖然此前業界早有傳聞台積電正在秘密研發矽光子技術，但直到 2024 年 4 月，台積電才第一次拉開帷幕，向外界詳細揭露這項要用「光」來取代「銅線」的跨時代技術。
當時，台積電宣布將利用 SoIC-X (3D 堆疊) 技術，將 65 奈米的電子晶片（EIC）與光子晶片（PIC）完美黏合。當時最大目標是在告訴全世界，這項技術最大優勢在於，能把數據傳輸的功耗降低、延遲大減。
台積電的 COUPE 技術之所以被稱為「引擎」，是因為它本身就是一個將「電子學」與「光學」熔接在一起的超小型晶片組合。上層是負責處理「電訊號」的電子晶粒，下層則是處理「光訊號」的矽光子晶片，靠著光來做快速的訊號傳輸。
經過兩年的技術錘鍊及生態系準備，到了2026 年，COUPE這顆光子引擎終於正式駛出實驗室，開進台積電的晶圓廠生產線，迎來矽光子商用化的第一年。在2026年技術論壇上，台積電高調宣布，搭載 COUPE 技術的全球首款 200Gbps 微環調變器（MRM）已投入量產。
客戶可以有兩個選項，若在基板上搭載 COUPE 共同封裝光學（CPO on Substrate）解決方案，可視為初級進化，提升4倍功耗效率，並減少 90% 的延遲；若進一步將AI 晶片和 COUPE 引擎，全都搬到 CoWoS 的中介層（CPO on Interposer / CoWoS），如此一來，效能將近一步進化，功耗效益將增加 10 倍、延遲可減少 95%！
圖說：台積公司業務開發組織副總經理袁立本博士介紹COUPE的光傳輸效益，相較於過去銅線傳輸，功耗效益將增加 10 倍、延遲可減少 95%！
傳遞資料交給「光」，又快又精準
被整合在光子引擎中的「矽光子晶片」，佈滿微小的光學通道（波導）、光偵測器，以及負責把電訊號變成光閃爍的開關「微環調變器（MRM）」。
台積電在技術論壇指出，全球首款 200Gbps 微環調變器（MRM）已投入量產，這意味著COUPE 光子引擎傳輸訊號的速度，將高達每秒 2,000 億次，而且非常精準，每傳輸 1 億個數據，出錯的次數連 1 次都不到！
快還要更快，台積電還為2030年立下一個超級目標，將整合每秒可傳輸 4,000 億次的調變器、多波長技術，與多列光纖陣列單元，實現每公釐（mm）資料傳輸量達每秒 4 兆次（4Tbps/mm），比起今年的每秒 2,000 億次，加快了20倍。
2奈米家族延伸
A14：客戶等著用
在先進邏輯製程方面，2 奈米技術家族，將一路延伸到2028年，服務高端客戶包括行動通訊、資料中心伺服器、AI加速器晶片、遊戲、網路、自動駕駛系統等。
2奈米（N2）自2025年第四季量產後，2026年下半年，將有強效版（N2P），以及搭載超級電軌的A16開始量產；此外，N2X 和 N2U針對N2P進一步提升功耗、效能、面積，也將分別在 2027 年及 2028 年量產。
圖說：台積電先進製程技術藍圖（來源：台積電）
進入埃米級（Angstrom）時代，14埃米（A14）為第二代奈米片電晶體，與2奈米（ N2）製程相比，A14 在相同功耗下，速度提升最高達 15%；在相同速度下，最多可降低 30%的功耗；顯著的密度提升，邏輯密度約為 N2 的 1.23 倍，晶片密度約為 N2 的 1.2 倍。
台積電表示，客戶對於採用 A14 的意願極高，A14 計畫於 2028 年進入量產，而搭載超級電軌（Super Power Rail）的 A12 ，則計畫於 2029 年進入量產。
先進封裝再創巔峰
為滿足 AI 訓練及推論對算力的急遽渴求，台積電 3DFabric 先進封裝技術持續強勢演進。2026 年，台積電推出全球最大、尺寸達 5.5 倍光罩的 CoWoS 已投入量產，且良率超過 98%，可整合12顆高頻寬記憶體（HBM）。
為因應不斷增長的人工智慧（AI）算力需求，未來將持續擴大中介層（interposer）尺寸：預計於 2028 年準備好 14 倍光罩尺寸（可整合 20 顆 HBM）的版本，並於 2029 年推出大於 14 倍光罩尺寸（可整合 24 顆 HBM）的版本。」
圖說：台積電2026年透過CoWoS封裝已成功整合12顆HBM，良率高達98%，並預告2028年將整合20顆HBM，2029年將整合24顆HBM（來源：台積電）
台積電的系統級晶圓SoW技術 ，是一項創新的晶圓級整合技術，能整合邏輯與 HBM 晶粒，以應對 AI 訓練對運算能力日益增長的需求。SoW 使中介層尺寸放大超過 40 倍光罩尺寸，允許最多整合 64 個 HBM 與 16 個運算晶片，並為實現完整的系統整合提供了一個極佳的替代平台。 用於邏輯晶粒整合的 SoW-P 已自 2024 年起開始量產。更先進的 SoW-X 技術可整合邏輯 與 HBM 晶粒，則預計於 2029 年就緒。
在 SoIC 3D互連封裝部分，具備 6μm 接合間距的版本已於 2025 年進入量產，未來將持續微縮，目標於 2029 年實現具備 4.5μm 接合間距的高密度 A14 對 A14 堆疊。同時，為支持強勁需求，台積電正積極擴張產能，預計 CoWoS 和 SoIC 產能自 2022 年至 2027 年將達成超過 80% 的年複合成長率。
汽車3奈米技術，10個設計定案
在特殊製程技術上，台積電N3A於 2025 年第四季完成汽車認證，目前已有10個新設計定案 （tape-outs）。未來 N2A 將是首個應用於汽車領域的奈米片技術，預計於 2028 年第一季取得認證。
在無線通訊射頻（RF）技術方面，目前最先進的 RF CMOS 技術為N4CRF，可為智慧型手機和AI 驅動眼鏡等產品提供 39%的 功耗降低及 33%的面積縮減。
非揮發性記憶體技術，如今正朝向 MRAM 和 RRAM 發展，持續從 40/28/22 奈米縮小至 16/12 奈米。 台積電22 奈米的 MRAM 已開始量產，16 奈米 MRAM 已準備好進行客戶設計定案。此外，用於提升邏輯密度及效能的 12 奈米 MRAM 正在開發階段，預計 2026 年底就緒。
針對顯示技術方面，台積電宣布推出業界首個 FinFET 高壓平台，支持折疊/輕薄 OLED 與 AR 眼鏡等應用。
卓越製造、擴充產能
為支持客戶對 AI 及 HPC 的強勁需求，台積電也在技術研討會中宣告，將持續加速擴充產能。針對N3 及 N5 製程產能，台積電自 2022 年至 2027 年，以 25%的年複合成長率擴充。針對N2/A16 產能，將迅速拉升，自 2026 年至 2028 年實現年複合成長率 70%。
台積電也強調，和3奈米世代推出後第一年的晶片產量相比，預計2奈米同期成績，將可高出 45%，其背後重要基礎是研發與製造部門之間強大的團隊合作（one-team）。
台積電統計客戶強勁的 AI 應用需求，來自人工智慧加速器（AI accelerator）需求量，預計五年來（2022～2026 年）成長了 11 倍，對大晶粒晶圓（large die wafer）的需求預計成長 6 倍。 因此，台積電正積極擴展CoWoS 和 SoIC 產能，預計自 2022 年至 2027 年的年複合成長率將超過 80%。
