■文:Wa-People/李慧臻Jane Lee全球精品矽智財開發商円星科技(M31Technology)今天宣布,已完成在台積電28HPC+ULLSRAMCompiler矽智財解決方案,可協助系統晶片設計人員利用功耗與效能的優勢,進行更具成本效益的SoC設計開發。
■文:Wa-People/李慧臻Jane LeeMentorGraphics發佈了一款結合設計、版圖佈局和驗證的解決方案,為台積電(TSMC)整合扇出型(InFO)晶圓級封裝技術的設計應用提供支援。該解決方案包含CalibrenmDRC物理驗證產品、CalibreRVE結果查看平臺和XpeditionPackageIntegrator流程。它讓共同客戶能夠將TSMCInFO技術獨特的扇出層級結構和互連應用於可攜式與消費性電子產品等講究成本效益的產品上。
圖說:開創資料中心級硬體模擬的新時代,Cadence推出Palladium Z1硬體驗證模擬平台,Cadence副總裁暨硬體系統驗證部門總經理Daryn Lau表示,該產品有如硬體模擬市場的Google,可以承擔超級任務。
圖說:開創資料中心級硬體模擬的新時代,Cadence推出PalladiumZ1硬體驗證模擬平台,Cadence副總裁暨硬體系統驗證部門總經理DarynLau表示,該產品有如硬體模擬市場的Google,可以承擔超級任務。■文/圖:Wa-People/王麗娟Janet Wang隨著半導體技術不斷進步,晶片的設計更複雜、投資金額更龐大,量產前的驗證工作,必須兼具精確度、速度、容量、效能等多項高指標要求。驗證工作不但攸關品質、成本及上市時效。進一步說,未經嚴謹驗證就貿然推出新產品,可說是拿自己的商標與信譽開玩笑。
■文:Wa-People/李慧臻Jane Lee新思科技(Synopsys)近日在「MIPI聯盟技術發表及展示大會」(MIPIAllianceOpenandDemoDay)上,發表適用於台積公司16奈米FinFETPlus(16FF+)製程的MIPID-PHYIP解決方案,將大幅提升每條線道的效能至每秒2.5G(2.5Gbps)。活動中介紹DesignWareD-PHY接收(Rx)線道及DesignWareD-PHY傳送(Tx)線道,並分別連結至是德科技(KeysightTechnologies)專為壓力眼測試(stressedeyetesting)提供突發模式刺激(burst-modestimulus)的測試設備以及可顯示傳送器效能的示波器,以進行操作示範。MIPID-PHY於16FF+製程中的高速表現,協助設計工程師達到低功耗及高效能目標,同時也能確保其與最新的影像感測器及顯示器的相互連結性。新思科技通過矽晶驗證的D-PHYIP與MIPID-PHY1.2版本不但規格相容,且相較於其他的類似解決方案,可減少晶片面積和功耗達50%。
■文:Wa-People/李慧臻Jane Lee新思科技(Synopsys)近日宣布其介面IP解決方案以及與台積公司共同開發10奈米FinFET設計架構,獲頒台積公司雙料「2015年度夥伴獎」(2015PartneroftheYear)。新思科技和台積公司合作已超過15年,最近加速採用FinFET技術,促使10奈米製程達到最佳功耗、效能及區域使用。這是新思科技連續第5年獲台積公司頒發優異介面IP及電子設計自動化(EDA)獎項。新思科技策略聯盟及專業服務副總GlennDukes表示:「新思科技與台積公司的共同目標是提供廣泛的、通過驗證的IP組合及設計工具,以支援台積公司的製程技術。」「我們在10奈米FinFET製程與台積公司的合作開發,可使設計者達到加速產品上市時程的目標。」台積公司設計基礎架構行銷事業部資深協理SukLee表示:「台積公司與新思科技藉由OIP的合作,促使雙方能繼續對共同客戶提供經認證之設計實作工具,及能充份應用在台積公司製程技術的高品質IP。」「透過DesignWareIP及Galaxy設計平台,新思科技將協助客戶達到設計目標並快速量產。」
■文:Wa-People/李慧臻Jane Lee全球電子設計廠商益華電腦(Cadence)今天宣佈,群聯電子(Phison)採用CadenceVoltus-Fi客製電源完整性解決方案(CustomPowerIntegritySolution)為其最先進的快閃記憶體控制器晶片進行電子遷移與電阻電位降(EMIR)檢查,實現了矽晶驗證(silicon-proven)的準確度。透過採用Voltus-Fi客製電源完整性解決方案,群聯電子成功地將其投片時程縮短八週,並能在提升整體產品可靠性的同時,加速40%的產品上市時間。
圖說:台灣新思科技亞太區解決方案事業群資深應用工程經理劉庭墉。
圖說:台灣新思科技亞太區解決方案事業群資深應用工程經理劉庭墉。■文:Wa-People/李慧臻Jane Lee■圖:Wa-People/編輯中心新思科技(Synopsys)近日宣布推出完整DesignWareIP套件組,針對物聯網應用提供完整解決方案。專為物聯網開發DesignWareIP套件組包含功率及區域高效能邏輯庫(power-andarea-efficientlogiclibraries)、記憶編譯器(memorycompilers)、非揮發性記憶體(non-volatilememory,NVM)、資料轉換器(dataconverters)、有線及無線介面IP、IP安全機制、超低耗能處理器核心(ultra-lowpowerprocessorcores)、整合感測及控制IP次系統(integratedsensorandcontrolIPsubsystem)。此外,新思科技的embARC開放軟體平台(embARCOpenSoftwarePlatform)提供線上原始碼及商用驅動程式、作業系統、中介軟體等,以加速應用軟體的開發。藉由此完整的IP組合及軟體解決方案,新思科技將協助晶片開發者加速物聯綱系統開發。
■文:Wa-People/李慧臻Jane Lee明導(MentorGraphics)宣佈,CalibrenmPlatform通過台積電10奈米FinFETV0.9製程認證。此外,MentorAnalogFastSPICE電路驗證平台也完成了電路級和元件級認證,目前正在升級Olympus-SoC數位設計平台,以幫助台積電設計工程師更有效地驗證和優化其設計。而10nmV1.0製程的認證預計在2015年第4季度完成。
圖說:Synopsys資深產品行銷經理 Neil Songcuan
圖說:Synopsys資深產品行銷經理NeilSongcuan■文/圖:Wa-People/李慧臻Jane Lee新思科技(Synopsys)宣布推出新一代FPGA原型建造系統(HAPS-80),可提供高達100兆赫的多重FPGA性能,以及創新的專屬高速時域多工(high-speedtime-domainmultiplexing,HSTDM)技術。HAPS-80搭配ProtoCompiler設計自動化和除錯軟體,採用最新的XilinxVirtexUltraScaleVU440元件,每個FPGA具有2600萬個ASIC邏輯閘,可支援高達16億個ASIC邏輯閘的設計。HAPS硬體與ProtoCompiler軟體的結合,提升軟體開發、硬體/軟體整合、以及系統驗證的速度。
圖說:2015新思科技APPs設計競賽,評審與決賽隊伍。
圖說:2015新思科技APPs設計競賽,評審與決賽隊伍。■文:Wa-People/賴麗秋JillLai■圖:Wa-People/李慧臻Jane Lee進入第四年舉辦的2015新思科技APPs設計競賽(SynopsysAPPsDesignContest),在經過初賽篩選後,由台灣大學、中正大學、中央大學及元智大學等六支隊伍進入決賽。比賽結果日前出爐,由台灣大學拔得頭籌,獲得特優獎。
回到頂端