圖說：新思攜手台積電，以代理式AI與先進設計加速AI系統創新。
新思科技（Synopsys）今（10）日發表與台積電的全新創新成果，可加速次世代AI、高效能運算（HPC）與先進半導體系統的開發。透過AI驅動的EDA流程、多物理場感知的簽核方式、多晶粒設計流程以及通過矽晶片實際考驗的介面與基礎IP，新思與台積電協助客戶因應與日俱增的設計複雜性，同時加速台積電最新製程與先進封裝技術的採用。
新思資深副總裁Michael Buehler-Garcia表示：「隨著AI系統的規模與複雜性持續增長，客戶需要通過矽驗證的IP、智慧的設計解決方案與先進的封裝方式，而且還要彼此能夠順暢地共同運作。」他指出：「我們與台積電的共同創新成果，提供從晶片到系統全方位協同設計能力，以加速新世代AI與高效能運算系統的開發時程。」
台積電生態系統及聯盟管理處處長Aveek Sarkar則表示：「我們與新思等開放創新平台（OIP）生態系合作夥伴的協作，持續滿足AI與高效能運算快速增長的需求。藉由整合新思經認證的EDA解決方案與通過矽驗證的IP組合，以及台積電最新的製程與封裝創新技術，可以協助客戶將效能、整合與能源效率推升至更高的境界，共同塑造AI的未來。」
加速先進製程節點的應用與設計收斂
新思與台積電攜手讓客戶滿懷信心導入最新的矽晶片技術。最新的成果包括橫跨數位與類比流程的A14製程認證，以及支援代理式AI功能。這些取得認證的流程提供客戶完整的設計方法，包括從實作一路到簽核，以便加速針對台積電A14製程技術的設計收斂。
新思正與台積電在類比的設計領域協作，以便針對A14製程促成元件佈線，這對於先進的類比自動佈局與繞線是關鍵里程碑，可以提升實體佈局的生產力，並加速先進製程技術的採用。
利用代理式AI工作流程優化工程設計的生產力
新思與台積電攜手合作，利用代理式AI的功能讓類比、數位與多晶粒設計工作流程完成自動化，達成更高的生產力與自主性。新思的Custom Compiler客製化設計解決方案可以加速類比設計遷移，而其Fusion Compiler解決方案則使用大語言模型輔助的分析，提升生產力。
此外，為了達成多晶粒設計更快速的異質整合，使用新思3DIC Compiler平台的全新代理式AI小晶片佈局規劃的協同優化流程，可自動化完成複雜的晶片佈局規劃任務，並加速設計收斂且支援台積電的3DFabric技術。
與台積電共同推進多晶粒設計與電源傳輸
隨著新一代的AI系統帶動前所未見的供電需求，整合式穩壓器（IVR）已躍升成為多晶粒設計中提升用電效率與電源完整性的關鍵技術。新思的3DIC Compiler平台，目前已經可以讓設計人員在統一的環境中針對先進封裝，在台積電的CoWoS技術上高效進行IVR的共同設計與模擬。
促成共同封裝光學的未來
光學互連技術對於實現高效、高速的系統連接的重要性與日俱增。新思持續與台積電合作，透過橫跨3DIC實作與多物理場分析及優化的整合式光學與電子共同設計流程，利用台積電的COUPE技術，促成共同封裝光學（CPO）設計，並協助雙方共同的客戶高效地開發並驗證採用多晶粒設計的先進光學互連架構系統。
為新一代AI系統提供通過矽驗證的IP基礎
新思與台積電的合作，正以業界產品選項最廣且通過矽驗證的介面、基礎與晶片生命週期管理（SLM）IP組合，加速新一代的AI、高效能運算、資料中心、邊緣與實體AI系統發展。而這些IP都已針對台積電先進製程技術完成優化。共於在台積電N5、N3P與N2P技術的首次投片成功基礎上，新思持續擴大其生態系就緒的IP產品選項，以協助客戶降低風險、加速產品上市時程，並達成嚴苛的功耗、效能與可擴展性目標。
針對台積電的N2P製程，新思為AI與高效能運算設計，達成多項關鍵IP支援與成功投片的里程碑，包括PCIe 7.0、HBM4、LPDDR6/5X/5、224G 乙太網路PHY、UCIe與 OTP，以及先進的SLM製程、電壓與溫度（PVT）監控IP。這些解決方案共同提供高頻寬連接、記憶體效能,以及因應日益嚴苛 AI 工作負載所需的即時系統智能。
在推動多晶片創新方面,新思於台積電 N3P 測試晶片上展示了整合 CoWoS-S 中介層的 UCIe-A 32G/40G 矽驗證成果,驗證了 AI 系統所需的高速晶粒對晶粒連接能力。新思近期已於 2 奈米與 3 奈米製程節點完成 64G UCIe IP 投片，該 IP 提供內建 DFT 功能的系統內可見性。
新思近期也針對台積電的N3P與N2P製程，擴展其通過矽驗證的基礎、MIPI與記憶體IP的產品組合，並正在開發涵蓋 6 奈米至 3 奈米的緊湊型製程技術（compact “C” process）IP。這些解決方案能協助客戶以更高度的整合、更低的功耗加速在AI、資料中心、網路、行動、車用與邊緣AI等應用中部署智慧多功能系統。
