3D IC

圖說:Cadence 以完整3D-IC平台支持台積電 3DFabric技術,加速多晶片設計創新。
圖說:Cadence 以完整3D-IC平台支持台積電 3DFabric技術,加速多晶片設計創新。Cadence宣布正與台積電緊密合作加速 3D-IC 多晶片設計創新,作為合作的一部分,Cadence Integrity 3D-IC 平台是業界第一個用於 3D-IC 設計規劃、設計實現和系統分析的完整統一平台,支持台積電 3DFabric 技術,即台積電的 3D 矽堆疊和先進封裝的系列技術。此外,Cadence Tempus 時序簽核解決方案已優化升級,支持新的堆疊靜態時序分析 (STA) 簽核方法,從而縮短設計周轉時間。
圖說:新思科技擴大與台積電的策略技術合作,擴展新一代高效能運算設計的3D系統整合解決方案。
圖說:新思科技擴大與台積電的策略技術合作,擴展新一代高效能運算設計的3D系統整合解決方案。新思科技近日宣佈擴大與台積電的策略技術合作以實現更好的系統整合,並因應高效能運算(HPC) 應用所要求的效能、功耗和面積目標。透過新思科技的3DIC Compiler平台,客戶能有效率地取得以台積電3DFabric為基礎的設計方法,從而大幅提升高容量的3D系統設計。這些方法在系統整合單晶片技術中支援3D晶片堆疊,並在整合扇出型和基板上晶圓上晶片封裝技術中提供2.5/3D先進封裝的支援。
圖說:新思與台積合作,利用CoWoS與InFO認證設計流程加速2.5D/3DIC設計。
圖說:新思與台積合作,利用CoWoS與InFO認證設計流程加速2.5D/3DIC設計。新思科技宣布已與台積合作,雙方已就採用新思 Compiler產品的先進封裝解決方案,提供通過驗證的設計流程,可用於以矽晶中介層(silicon interposer)為基礎的基板上晶圓晶片封裝(Chip-on-Wafer-on-Substrate,CoWoS-S)以及高密度晶圓級且以RDL為基礎的整合扇出型封裝(Integrated Fan-Out ,InFO-R)設計。
圖說:「新思科技推出3DIC Compiler 為業界第一個可加速多晶粒(multi-die)系統設計與整合的統一平台。
圖說:新思科技推出3DIC Compiler 為業界第一個可加速多晶粒(multi-die)系統設計與整合的統一平台。 新思科技推出3DIC Compiler平台,可在單一封裝中實現複雜的2.5D和3D多晶粒系統的設計與整合。該平台提供全面性的整合、高效且易於使用的環境,透過單一解決方案提供架構探索、設計、實作與簽核,同時達到訊號、功耗與熱完整性的最佳化。
回到頂端