圖說：創意電子採用Cadence數位解決方案，完成首款台積電 N3製程晶片及首款AI優化的N5製程設計。
益華電腦（Cadence）宣布，創意電子採用Cadence 數位解決方案成功完成先進的高效能運算（HPC）設計和CPU設計。其中，HPC設計採用了台積電先進的N3製程，運用Cadence Innovus設計實現系統，順利完成首款具有高達350萬個實例數（instance）、時脈頻率高達3.16GHz的先進設計。另一款CPU 設計則是在台積電N5製程技術上，利用以AI驅動的Cadence Cerebrus 智慧晶片設計工具以及Cadence數位全流程，成功讓晶片降低8%功耗、減少9%的設計面積，同時顯著地提高了設計生產力。
Innovus設計實現系統高精確度的GigaPlace佈局引擎為創意電子提供了對 TSMC FINFLEX 單元行佈局的支持與腳位接取等，以實現台積電N3製程設計法則檢查（DRC）收斂。另外，最先進的GigaOpt引擎透過台積電N3元件庫進行最佳配置，同時平衡不同的元件使用率來優化設計。Innovus設計實現系統更具備了大規模平行架構，結合了完善的NanoRoute引擎，讓創意電子能夠及早在設計流程初期，就能解決訊號完整性問題，同時提升佈線後的設計相關性。
Cadence Cerebrus與完整的Cadence數位產品線相結合，有助於為創意電子大幅提升功耗、性能和面積（PPA）的表現，並在5奈米CPU設計上藉由合成、設計實現到簽核的完整數位全流程，從而優化設計團隊的生產力。Cadence Cerebrus 的獨特之處在於以AI強化學習引擎，可自主優化創意電子的設計流程，使團隊能夠超越人類潛力並加快上市時間。
創意電子設計服務單位中心資深副總經理林景源博士表示：「創意電子是先進晶片解決方案的市場領導者，服務於AI、HPC、5G、工業和其他新興領域。有鑑於我們致力為客戶提供最具競爭力設計的承諾，不斷投資先進技術對我們非常重要。我們選擇Cadence Cerebrus智慧晶片設計工具，正是因為其與更廣泛的數位流程相互結合，透過AI技術幫助我們實現更快設計周轉，同時又能提升PPA表現。此外，Innovus設計實現系統幫助我們完成了第一款N3晶片，使我們的團隊能夠加速創建高性能、低功耗的HPC設計。」
Cadence Cerebrus AI解決方案和 Innovus 設計實現系統為Cadence完整數位設計流程的一部分，支援Cadence智慧系統設計策略，從而實現了先進製程系統單晶片的卓越設計。
