圖說：半導體產業發展動能持續樂觀，（左起）Cadence新技術事業群全球副總裁Raja Tabet、台灣區總經理宋栢安、系統與驗證事業群全球副總裁Michał Siwiński。
電子設計領導廠商益華電腦（Cadence）亞太區總裁石豐瑜於該公司年度技術論壇CDNLive Taiwan 2017上表示，半導體產業持續創新，帶給EDA行業很大的機會。
Cadence今年上半年營收持續交出好成績。第一季營收4.77億美元，淨收6,800萬美元，每股盈餘0.25美元；第二季4.79億美元，獲利4,930萬美元，每股盈餘0.17美元，超出華爾街分析師的預測。
Cadence總裁暨執行長陳立武(Lip-BuTan)於公布第二季財務報告時表示，「貫徹的執行力帶給我們好成績，而創新則是我們成功的核心」。陳立武領軍的Cadence積極投入研發、併購策略奏效，帶來市場佔有率提高、IP收入持續成長，以及新市場的成長契機。
7月24日宣布第二季營收當天，Cadence股價26.13美元，隨著Cadence年度盛事CDNLive 2017向全球客戶、夥伴及媒體揭示成長願景，8月25日股價已突破37.4美元。
陳立武自2009年初接任Cadence總裁暨執行長職務，當時股價在2-3美元間震盪，八年半以來，他已率領這家公司將投資人的信心，推升十二倍以上。石豐瑜則指出，近二、三年亞太市場的業績成長力，已達Cadence公司整體成長率的二倍以上。
圖說：益華電腦（Cadence）亞太區總裁石豐瑜指出，半導體持續創新給EDA產業帶來持續成長的動力。
EDA產業樂觀成長
針對EDA市場的成長原因，石豐瑜提出三點分析。其一是系統公司開始自己設計IC。雖然大型半導體公司因為併購，使得家數變少，讓許多人以為EDA行業的客戶數銳減，未來發展堪慮，但事實上，許多系統公司開始自己設計IC，這個情形在日本、美國及中國，都有明顯的成長趨勢。所以從總體需求來看，EDA行業持續忙碌。
其次是邁進尖端技術節點後，從實體建置到驗證的技術課題，備受重視。石豐瑜強調，含有一百萬電晶體的晶片，與含有十億個電晶體的晶片，在實體建置的複雜度大為提高，從模擬到信號合成的速度，也都是大問題。他強調，光是實體建置，就有很多事要做。過去沒有考量到的問題，進入尖端技術節點後，變得不可忽略。他強調，「特別是28奈米以後的，驗證的課題，變得更關鍵」。
第三點則是來自半導體產業恢復成長。石豐瑜說，如今人工智慧（AI）遍地開花，熱度不輸當年的Internet。許多公司為了實現AI策略，已形成新的成長動能，這股動能帶來許多創新應用，包括無人駕駛與自動車等。此外，物聯網（IoT）的發展也很蓬勃。他指出，最讓他的驚艷的應用是共享單車。他強調，這項以單車建構生態系統的全新應用，未來將如何從單車族蒐集數據，進而開發出新應用，給人無限想像空間。
Cadence台灣區總經理宋栢安也表示，客戶簽下新合約的成長力道，給業績帶來10-20%的成長。
石豐瑜憂心台灣有些公司至今還不夠重視驗證，他呼籲，不要低估尖端技術節點的複雜度，莫等「燙到了」才開始注意安全。他說，28奈米以下因為不做驗證而換來血的教訓，已越來越多，「進入16奈米之後，驗證已是基本流程」。
汽車電子的機會
針對汽車電子市場，Cadence新技術事業群全球副總裁Raja Tabet指出，汽車電子為Cadence帶來很好的市場機會。Cadence併購Tensilica後，推出汽車電子IP家族系列，滿足性能安全的苛求，已獲許多客戶採用。全球前20大半導體公司就有17家成為Cadence的客戶，累計IP授權數超過250個。2017年第二季，Cadence來自IP的業績，年成長率高達15%。
其次，由於汽車電子的設計越來越複雜，透過驗證來確認品質，已是產業共識。
而汽車電子與過去消費性電子最大的不同，在於對於性能安全的絕對要求，不容輕忽。
Raja Tabet說，汽車工業正朝向無人駕駛的方向努力創新，而創新的挑戰相當嚴峻。包括更複雜的電子系統、功能安全性、車內空間，以及在加上了一大堆功能之後，隨之而來必須考量的省電、輕量化、減少排廢，以及成本控制的課題。
為了確保安全，包括先進駕駛輔助系統（ADAS）用的高效能處理器、完整的車用網路IP套裝組合、資訊娛樂軟體生態系統、以及全新的系統單晶片（SoC）及系統級封裝（SiP）技術，都必須納入整體考量，才能符合ISO 26262的安全規範。
除了提供設計工具，對於擁有汽車行業知識、但不熟悉IC設計的系統客戶，Cadence也偕同夥伴的專長，提供整套設計服務，協助系統客戶，建立起自已的IC設計團隊。
他強調，Cadence的大力投資，以及和研究單位及各大學合組生態系統的做法，說明著該公司對於汽車市場的承諾與決心。
突破驗證的挑戰
驗證工作繁複，除了要精準定義驗證範疇，最重要的是處理核心要快。Cadence的系統與驗證事業群全球副總裁Michał Siwiński表示，Cadence 推出四種解決方案協助客戶加快驗證腳步，分別是形式驗證（Formal Verification）、模擬（Simulation）、硬體驗證模擬（Emulation），以及FPGA 原型驗證驗證，可有效地縮短驗證時間。
以Simulation而言 ，在RTL可加快3-5倍，到Gate Level可以快8-10倍；以Emulation而言，Palladium Z1硬體驗證模擬（Emulation）平台有如超級電腦等級，比起Simulation，對於系統單晶片、次系統及IP模塊的驗證速度可加快100-1000倍；而FPGA 原型驗證，則是利用Protium S1 FPGA原型(Prototyping)驗證平台，藉由創新實現的演算法提升工程效率。可將過去需6-8個月的驗證流程，縮短到1-2星期。
Michał Siwiński表示，為了支持客戶在最短時間內，設計出安全與功能品質齊備的自駕車晶片，該公司也積極將機器學習等技術，納入新一代的實作與驗證工具中，提高工程師的效率。
