■文：Wa-People／李慧臻Jane Lee新思科技宣布推出新一代ATPG解決方案TetraMAXII，採用了去年於國際測試會議(InternationalTestConference)上發表的創新測試引擎，而藉由將執行時間的速度提升一個量級(anorderofmagnitude)，TetraMAXII能讓ATPG執行時間從數日縮短至數小時，當先期矽晶樣本(earlysiliconsample)準備進行測試時，TetraMAXII能確保型樣就緒，此外，還可減少型樣達25%，讓IC設計團隊能縮短時程並降低測試矽晶的成本，也可因應汽車產業等特殊市場的需求，在不影響測試成本的情況下提升品質。重複使用經生產驗證(production-proven)的ATPG介面，可確保在IC設計及測試流程中達成簡單且零風險的佈署。

■文：Wa-People／李慧臻Jane Lee新思科技宣布推出新一代ATPG解決方案TetraMAXII，採用了去年於國際測試會議(InternationalTestConference)上發表的創新測試引擎，而藉由將執行時間的速度提升一個量級(anorderofmagnitude)，TetraMAXII能讓ATPG執行時間從數日縮短至數小時，當先期矽晶樣本(earlysiliconsample)準備進行測試時，TetraMAXII能確保型樣就緒，此外，還可減少型樣達25%，讓IC設計團隊能縮短時程並降低測試矽晶的成本，也可因應汽車產業等特殊市場的需求，在不影響測試成本的情況下提升品質。重複使用經生產驗證(production-proven)的ATPG介面，可確保在IC設計及測試流程中達成簡單且零風險的佈署。

■文：Wa-People／李慧臻Jane Lee高階視覺應用商機看好，新思科技(Synopsys)宣佈與安謀國際(ARM)合作成功，採用新款ARMCortex-A73處理器及Mali-G71繪圖核心，成功協助領先客戶採用FinFET製程技術成功投片生產，推出應用於高階行動裝置的IC晶片。

■文：Wa-People／陳文玲Evelyn Chen明導公司（MentorGraphics）3月中旬宣佈與三星電子合作，優化三星晶圓代工廠10奈米FinFET製程提供各種設計、驗證、測試工具及流程。其中包括Calibre物理驗證套件、MentorAnalogFastSPICE(AFS)平臺、Olympus-SoC數位設計平臺和Tessent測試產品套件。這些工具皆經過優化和認證，使系統芯片(SoC)設計工程師能夠快速適應三星代工廠先進的10奈米製程，並且對第一次試產就能成功有極大的信心。

■文：Wa-People／李慧臻Jane Lee全球精品矽智財開發商円星科技(M31Technology)今天宣布，已完成在台積電28HPC+ULLSRAMCompiler矽智財解決方案，可協助系統晶片設計人員利用功耗與效能的優勢，進行更具成本效益的SoC設計開發。

■文：Wa-People／李慧臻Jane LeeMentorGraphics發佈了一款結合設計、版圖佈局和驗證的解決方案，為台積電(TSMC)整合扇出型(InFO)晶圓級封裝技術的設計應用提供支援。該解決方案包含CalibrenmDRC物理驗證產品、CalibreRVE結果查看平臺和XpeditionPackageIntegrator流程。它讓共同客戶能夠將TSMCInFO技術獨特的扇出層級結構和互連應用於可攜式與消費性電子產品等講究成本效益的產品上。

■文：Wa-People／李慧臻Jane Lee新思科技(Synopsys)近日在「MIPI聯盟技術發表及展示大會」(MIPIAllianceOpenandDemoDay)上，發表適用於台積公司16奈米FinFETPlus(16FF+)製程的MIPID-PHYIP解決方案，將大幅提升每條線道的效能至每秒2.5G(2.5Gbps)。活動中介紹DesignWareD-PHY接收(Rx)線道及DesignWareD-PHY傳送(Tx)線道，並分別連結至是德科技(KeysightTechnologies)專為壓力眼測試(stressedeyetesting)提供突發模式刺激(burst-modestimulus)的測試設備以及可顯示傳送器效能的示波器，以進行操作示範。MIPID-PHY於16FF+製程中的高速表現，協助設計工程師達到低功耗及高效能目標，同時也能確保其與最新的影像感測器及顯示器的相互連結性。新思科技通過矽晶驗證的D-PHYIP與MIPID-PHY1.2版本不但規格相容，且相較於其他的類似解決方案，可減少晶片面積和功耗達50%。