- 2009.10.14
2007年，Cadence 業績很不錯，每股獲利1美元。短短一年，2008年，他們業績掉了近四成，每股虧損7.29美元。業界大家都在問，Cadence怎麼了？股價從歷史低點，現在看來已經往上走，Cadence可好？■ 專訪：王 麗 娟 Janet Wang■ 攝影：李 慧 臻 Jane Lee一直對 EDA 產業有特別的感情。覺得 EDA 是善於成就別人的。英文字有個 Enabler，很喜歡這個字。
- 撰稿／攝影：王麗娟Janet WangEDA業界領導廠商Cadence益華電腦(NYSE:CDNS)於2009年8月27日正式宣布，張郁禮 (Willis Chang)重回Cadence，擔任台灣區總經理，負責該地區的業務以及營運。消息由暫代Cadence亞太區總裁的Veronica Waston代表宣布。Veronica Waston表示: 「張郁禮擁有多年的專業知識、管理技能、創業經驗及外商歷練，對於半導體與EDA產業趨勢、顧客人脈、競爭態勢及策略規劃等均有獨到的見解。相信在張郁禮的領導及執行力之下，必可為台灣的客戶繼續提供更好的服務，並與客戶共同成長。」 2008年Cadence的組織變化頗大，短暫離開Cadence的張郁禮，在2009年重回公司率領老部屬一起打拼，他表示：「我非常榮幸能為Cadence益華電腦貢獻一己之力，這是一個更大責任的開始。半導體市場可謂瞬息萬變，尤其台灣市場對於新趨勢的反應敏銳，帶來不同的競爭格局。」「Cadence益華電腦因應不同客戶的需求，讓IC、PCB與系統設計等產品及服務更為豐富完整，並擴大台灣技術支援的團隊人力，滿足客戶對於電子設計方面的需求，享受高價值技術的絕佳優勢。」 加入Cadence益華電腦之前，張郁禮擔任Xaccel台灣區總經理，參與許多設計、技術服務、業務及事業開發等工作。張郁禮畢業於成功大學，其後於美國南卡克來森大學取得物理學博士學位。從美國回台灣後，他曾任職於惠普科技（HP）及前達科技(Avant!)。
- 2009.09.02
圖說：張郁禮 (Willis Chang)重回Cadence！！■撰稿／攝影：王麗娟Janet WangEDA業界領導廠商Cadence益華電腦(NYSE:CDNS)於2009年8月27日正式宣布，張郁禮 (Willis Chang)重回Cadence，擔任台灣區總經理，負責該地區的業務以及營運。消息由暫代Cadence亞太區總裁的Veronica Waston代表宣布。
- 撰稿：王麗娟 Janet WangEDA產業是一個非常獨特的產業，全球投入這個產業的專業人士，不到三萬人，總體規模不算大，但對整個電子產業，影響非常深遠。EDA產業同時也是電子產業前瞻技術與研發活動的，溫度計。從2008年第三季，全球EDA產業整體出現超過10%的營收衰退後，各家EDA廠商都面臨嚴峻的考驗。2009 Q1總體業績掉10.7%2009年第一季，整個EDA產業總營收為11.9億美元，相較於前一年同期下滑了10.7%，身兼EDA Consortium主席的Mentor總裁暨執行長Walden C. Rhines指出，這個成績比起2008年第四季，已經稍有好轉，他認為，市況已經趨於穩定。Walden C. Rhines說，以市場別來看，亞太市場一枝獨秀，其餘市場在第一季都還是負成長。而Cadence開始採用新的會計法則，把一張訂單的收入，分別攤列在訂單合約有效年限當中，也影響了2009年第一季的產業整體營收的數字表現。Mentor ：虧損縮小、深耕亞洲EDA產業總體表現上，亞洲市場一枝獨秀，振奮人心，各家EDA公司也積極佈局。7月間，Mentor與印度原來的經銷商Trident Techlabs 進一步簽訂代理合約，從原本Reseller的身份，進一步往上提高到Distributor，代表著關係更親密，合作更深化，原廠也將給與更多資源與支援。更早兩個月，Mentor5月在中國，與中國軟體服務公司--銳和軟件（Ruihesoft）簽訂經銷合約，藉由銳和軟件在中國市場的通路力量，拓展中國市場。Mentor總裁暨執行長Walden C. Rhines在五月底曾公開說：「我們相信半導體市場已經趨於穩定，想要繼續保持競爭力的客戶，還是會延續大部分的設計活動。」2009年第一季（2/1 ~ 4/30），Mentor營收為1億9380萬美元（193.8 Million），虧損1300萬美元，換算每股虧損14美分（cent）。相較2008年第一季營收1億7920萬美元（179.2 Million），2009年第一季Mentor營業收入增加，虧損降了一半。Cadence ：對抗紅字，組織改組Cadence, 2009/2/4，農曆正月初十，立春。大部分台灣公司還在放新年大假，Cadence宣布了他們有史以來最慘烈的一份營運報告：2008年第四季虧損了16.4億美元，每股虧損6.57美元。這個數字相當驚人，約當是所有EDA業者在旺季裡，一整季的營運收入。2007年同期Cadence還獲利1.2億美元，短短一年，單季卻出大赤字。2009/6/10, Cadence宣布將裁員225人，等於該公司5%的人力。Cadence估計此舉將可為公司一年省下3,000萬美元，裁員行動將在2009年下半年完成。雖說裁員可以替Cadence一年省下3,000萬美元的人力成本，但裁員第一時間就要準備2,000~2,500萬美元的費用。其中，將有1,800萬美元，呈現在2009年第二季Cadence的財務報表上。Cadence 的人事變動相當大，原總裁Mike Fister離職後，職務由陳立武繼任掌舵，而原亞太總裁居龍及台灣總經理張郁禮，去職留下的空缺，繼任人選至今還沒有出爐。離開Cadence的居龍，在大陸開創的客戶關係，被創意電子（GUC）相中，已被聘為該公司的中國總經理。觀察Mentor半年以來，員工總人數從4,450人到4,425人，並沒聽到具體的組織改組動作。倒是在Mentor任職多年的亞太區總裁楊正義，由於開發韓國市場的亮麗成績，引起業界爭相延聘，其繼任人選，Mentor也還沒有公布。思源：穩住北美、衝刺亞洲從台灣起家的思源，在買氣保守的大環境下，雖對業績稍有影響，但該公司不但沒有裁員縮編的動作，還展開購併動作，展現強烈企圖心之外，甚至進一步，在原本熟悉的北美市場之外，積極布署日本及中國市場。最近還一舉延聘兩名大將，將原任Cadence銷售副處長的Tomoyuki Kawarai，以及曾任職Synopsys、TI與中興通訊的許偉，分別賦予日本及中國市場的開發重任。7月中旬，思源宣布，該公司協助IC設計公司進行線路佈局繞線的軟體Laker，已獲得台積電(TSMC)導入，供65奈米(nm) RF製程使用，預計2010年將全面大量採用，對營收挹注可期。新思：獲利擴編、值得恭喜！相較之下，新思算是這一波景氣下衝，受影響最小的公司。從2008年以來，新思逐季獲利，還一直購併公司。整體EDA產業景氣開始轉冷的2008年第三季，新思的獲利還倍增，達5770萬美元。接下來的第四季，獲利再往上成長13%。新思將原本亞太區總裁柯復華擢升為事業部副總裁，並從亞太區獨立劃分出大中華區，拔擢台灣區總經理葉瑞斌擔任總裁，顯見對亞太市場的重視。
- 2009.08.07
■撰稿：王麗娟Janet WangEDA產業是一個非常獨特的產業，全球投入這個產業的專業人士，不到三萬人，總體規模不算大，但對整個電子產業，影響非常深遠。EDA產業同時也是電子產業前瞻技術與研發活動的，溫度計。從2008年第三季，全球EDA產業整體出現超過10%的營收衰退後，各家EDA廠商都面臨嚴峻的考驗。
- 2009.05.15
圖說：創意電子（GUC）設計服務處資深處長林景源（Louis Lin）為VLSI Week與會貴賓介紹省電設計方案。■撰稿：王麗娟（Janet Wang）■攝影：李慧臻（Jane Lee）電子產品如何省電，從設計到製造，甚至是日常使用方式，都值得動動腦。柏克萊大學無線研究中心（Berkeley Wireless Research Center, BWRC）教授Jan Rabaey、應用材料（Applied Materials）能源暨環境事業群（EES）技術長Mark Pinto、創意電子（GUC）設計服務處資深處長林景源（Louis Lin）在2009年VLSI Week有精彩分享。
- 本文刊登Compotech ASIA雜誌 2008-10月號
- 2008.10.26
Cadence益華電腦於9月中旬宣布，與中芯國際（SMIC）合作，以Cadence的Virtuoso客製化設計平台最新版本為基礎，專為雙方採用中芯130奈米製程設計的混合訊號晶片之客戶，開發混合訊號參考流程(ReferenceFlow)與製程設計套件(PDK)。
- 本文刊登Compotech ASIA雜誌 2008-10月號
- 2008.10.26
RF IC領導廠商德積科技(MuChip)採用Cadence益華電腦Virtuoso技術，開發藍芽2.1RFIC、2.4GHzISM無線射頻收發器、Zigbee、WiFi以及GPS設計等進階設計應用。
- 2008.09.13
益華電腦（Cadence）8月中旬發表SPB16.2，將重點主軸放在現行與未來晶片封裝的設計挑戰。最新16.2版本提供進階IC封裝/系統級封裝(System-in-Package，SiP)微型化、設計周期的縮短、DFM(可製造性設計)導向的設計功能，以及建立全新電源完整性(powerintegrity)模型解決方案。這些新功能可以大幅提升從事單一和多重晶粒(die)封裝/系統級封裝的數位、類比、RF與混合訊號IC封裝設計人員的生產力。設計團隊可以預期到縮減封裝尺寸後整體品質的提升，藉由導入設計規範和限制條件(rulesandconstraint-driven)自動化功能，解決高密度互連(high-densityinterconnect，HDI)基版(substrate)製造所需的設計方法，而這種方法就是微型化和提升功能密度的關鍵。同時設計初期還能以整個團隊為主要概念來縮短整體設計時間，讓多位設計師同時進行同一個工程設計，因而大幅縮短設計周期，加快上市時間。由於當今低功耗設計大行其道(特別是無線和電池供電的設備)，讓高效能封裝電源傳輸網路(packagepowerdeliverynetwork，PDN)成為電管理主要的關鍵。新的電源完整性技術確保設計人員能夠有效地實現電源傳輸設計的充足性、高效率和穩定性等目標。BaysideDesign技術長KevinRoselle表示：「IC封裝設計困難度(例如物理設計實現、訊號和電源完整性等因素)的產生來自於先進而且複雜的高速IC的需求。」「現今重心在產品微型化、強化設計人員生產力和高效PDN設計，我們認為SPB16.2可使設計人員在面對設計挑戰時獲益匪淺。」此外，經由與生產設備領導廠商Kulicke&Soffa(K&S)的合作及認可後，Cadence能夠使用Kulicke&Soffa(K&S)認證的打線(wirebond)IP檔案庫實現DFM導向的打線構裝設計，以提升良率並減少生產延誤的可能。「隨著打線封裝益趨複雜，設計人員將面臨的挑戰是必須依循DFM設計以避免後續製造上的問題。」Kulicke&Soffa(K&S)產品行銷經理PaulReid說道：「藉由與Cadence的攜手合作，我們可以為Substrate設計師群提供DFM驗證的打線迴路節點檔案庫(loopprofilelibraries)到每個設計師的電腦前。」Cadence產品行銷AllegroPCB事業群總監SteveKamin表示：「新推出的功能大幅強化IC封裝和SiP技術，Cadence益華電腦也樂見BaysideDesign等公司能夠因此受益。」■本文刊登於CompotechASIA雜誌2008年9月號延伸閱讀：www.compotechasia.com
