圖說：Cadence 系統驗證事業群資深副總裁暨總經理 Paul Cunningham 博士介紹最新的全系列代 理 AI 產品組合。
COMPUTEX 2026 甫落幕，今年大會聚焦代理 AI 應用， Cadence 系統驗證事業群資深副總裁暨總經理 Paul Cunningham 也於主題演講揭示半導體產值與市場對晶片需求雙重飆增下，Cadence 如何以領先業界的 AI 驅動晶片設計與驗證解決方案應對，將旗下 AI 驅動 EDA 解決方案分為優化 AI、對話 AI、代理 AI 三個層級並深入介紹最新的全系列代理 AI 產品組合，重磅發表業界首款「全自主虛擬代理 AI 設計工程師」在結合 NVIDIA Nemotron 模型下實現超過 40 倍的 RTL 驗證週期加速，將典型 5 週驗證週期縮短至不到 1 天，大幅加速複雜的半導體設計驗證。
隨 AI 應用爆發，全球對晶片效能與上市時程的要求達到前所未有的高度。Cunningham 在演講中指出，市場預期全球半導體產值將於 2026 年提前突破 1 兆美元門檻、達到 1.3 兆美元，更將在 2030 年達 2 兆，此數字背後代表市場對晶片強烈的效能、上市時程與人力需求，而 AI 代理 （AI Agents） 將成為解決複雜晶片設計與人才短缺的關鍵。Cadence 成立近40 年以來的核心價值便是提升設計工程師的生產力，而代理 AI 正是產業面對上市時程壓力、設計人力緊繃挑戰的關鍵。
Cunningham 將 Cadence 領先業界的 AI 驅動晶片設計驗證解決方案分為優化 AI （Optimization AI）、對話 AI （Conversational AI）、代理 AI （Agentic AI） 三個層次，解析此三個層次 Cadence 個別對應之 EDA 解決方案。優化 AI 主要透過機器學習演算法實現PPA、 QoR、TAT 最佳化或提升設計與驗證效率。對話 AI 則透過 LLM 讓工程師得以自然語言與 EDA 工具對話互動進而實現除錯、工具調度與輔助等。代理 AI 更進一步賦予 AI 自主設計、調度編排工作流程，包括撰寫 RTL 與 testbench 等，而工程師在 AI 自主設計流程中隨時可以介入檢查監督，在大幅提升生產力的同時確保設計的品質與精準度。
此次主題演講 Cunningham 也於 COMPUTEX 公開發表業界首款「全自主虛擬代理 AI 設計工程師」，宣布其 ChipStack AI 超級代理能力正式提升至「第五級全自主化」，並分享與NVIDIA 之合作，該功能結合 NVIDIA Nemotron 模型並由 NVIDIA OpenShell 執行期環境（runtime）提供沙盒安全防護，演講中 Cunningham 分享 ChipStack 在此之下可實現超過 40 倍的 RTL 驗證週期加速，並將原本典型的五週驗證週期縮短至不到一天，大幅加速複雜的半導體設計驗證，充分展現 Cadence 於代理 AI 領域的驚人創新速度。
Paul Cunningham 表示，「這是一個令人興奮的時刻。在資料中心與實體世界 AI 需求的雙重驅動下，世界正加速轉型，半導體產業也隨之迎來爆發性成長。同時，Cadence 正透過AI 變革晶片設計，引領產業持續前進，全面實現 AI 在資料中心與實體世界的規模化擴展（Scale-out）。」
Cadence 的代理 AI 產品組合，包含用於數位 RTL 設計與驗證 ChipStack、用於數位實現與簽核的 InnoStack、用於客製與類比設計驗證的 ViraStack™等各項 AI 超級代理，以及作為跨設計堆疊協調智慧代理工作流之核心架構的 Cadence AgentStack™，全面貫穿全晶片設計流程。如今，Cadence 正進一步將這些能力推向全自主化。
