瑞昱半導體 (REALTEK)使用Virtuoso Transistor-Level至全晶片混合信號驗證解決方案，縮短通訊領域 SoC晶片的設計週期時間！！
瑞昱半導體設計技術部高淑怡經理: “我們尋找可以增加驗證能力與速度的選項
而Cadence Virtuoso UltraSim Full-Chip Simulator 就是我們選擇的解決方案。”
公司基本資料
• 瑞昱半導體是台灣最大的IC設計公司之一，專精在嵌入式處理器與混合信號 IC設計領域
•
IC設計挑戰• 縮短設計週期
• 模擬更大、更複雜的混合信號設計
CADENCE 解決方案
• 以知名資料庫架構為基礎的大容量設計與驗證
• 使用 FastSPICE 技術的混合信號驗證
CADENCE 提供瑞昱的產品與服務
• Virtuoso AMS Designer Simulator 搭配 UltraSim Analog Solver
• Virtuoso UltraSim Full-Chip Simulator
• Virtuoso Spectre Circuit Simulator
針對電晶體數量不斷增加的需求
因應更大、更複雜的混合信號設計，台灣晶片設計市場競爭相當激烈，在客戶來自世界各地的環境下，設計人員可將晶片製造委外給當地晶圓廠，為客戶縮短上市時間的公司，就是成功的保證。
瑞昱半導體是頂尖的嵌入式系統設計廠商，專精領域在於混合信號處理器、記憶體以及超寬頻產品元件。瑞昱半導體在半導體市場中擁有 20 年以上的經驗，當下一代模擬與驗證的困難度隨著混合信號領域設計複雜度與規模提升，瑞昱半導體選擇了全新的 Cadence® Virtuoso® Multi-Mode Simulation 。
整合這些技術後，瑞昱半導體在其他幾個不同的專案上使用 Virtuoso Multi-Mode Simulation，獲得了驚人成效，以提供first-time silicon success的能力。
順暢的升級路徑
瑞昱半導體工程師已經將 Virtuoso UltraSim Full-Chip Simulator 與 Verilog® 語言用於開發用途。“我們也可以在各步驟使用原始資料庫，從設計到驗證，輕鬆適應新流程，” 瑞昱半導體 設計技術部門高淑怡經理表示，“轉換就是這麼順暢。”
此外，Virtuoso AMS Designer 搭配 UltraSim Analog Solver 與 Virtuoso Spectre® Circuit Simulator 更為習慣在不同環境內工作的設計人員提供更全面性的語言支援。Cadence 在設計實現中也提供眾多工程支援，展現全新設計流程方法與驗證技巧。因此瑞昱半導體在短時間內就提昇了效率與產能。
在其中一個專案內，在奈米等級混合信號設計內包含 78k 元素與相位閉鎖迴路，整個模擬只花了 48 小時就完成。全晶片模擬架構較簡單，因為是以之前在設計程序中所設定的相同參數與定義為根據，並且在開發的各階段都得以實行。
而整個程序都可以在概念上整合，最初的設計決策會更明確連結最後的結果，讓驗證流程更簡易。這樣的程序不僅協助瑞昱半導體縮短專案時間，也可以達成first-time silicon success。
彈性化，經濟化
瑞昱半導體決定增加全範圍 Cadence 設計與驗證技術的存取權限，並且選用 Virtuoso Multi-Mode Simulation token 系統，減少管理投資。這些 token 讓設計人員只啟用開發程序中各步驟必要的軟體 — 主要針對軟體在各步驟的完整潛能，而不必花費瑞昱半導體在該階段不使用的軟體授權費用。
“我們非常重視 Virtuoso Multi-Mode Simulation 帶來的彈性與節約成果，” 高淑怡表示，“我們可以變更工具，只在必要時使用，不需額外花費。”
拓寬範圍
除了改善現有設計程序，增加功能/減少格式曲線以外，瑞昱半導體進日宣布在低耗電設計的新領域中獲得了成功。2007 年 6 月，瑞昱半導體贏得了 “Best Choice of COMPUTEX TAIPEI” 獎項，表揚單一晶片 PCI Express gigabit Ethernet 控制器，最大功率只需消耗 600mW。這種全新的控制器，比同領域其他競爭產品銷耗 60% 不到的能源。
