隨著半導體技術不斷進步，晶片的設計更複雜、投資金額更龐大，量產前的驗證工作，必須兼具精確度、速度、容量、效能等多項高指標要求。驗證工作不但攸關品質、成本及上市時效。進一步說，未經嚴謹驗證就貿然推出新產品，可說是拿自己的商標與信譽開玩笑。
驗證工作對新產品設計很重要，但沒有效率的驗證流程，會拖延上市時間、堆高成本。因此，驗證工作的創新與突破，不斷驅策著提供工具平台與技術服務的公司，推出最佳解決方案。
NVIDIA工程技術總監Narenda Konda日前表示，要設計與驗證我們的超高複雜度元件，需要採用硬體模擬這類的先進工具才能實現快速且可靠的系統開發。Palladium Z1平台在小型的尺寸架構內，可協助處理我們十億個邏輯閘設計的容量以及複雜的除錯與先進的多重使用者功能，讓我們的團隊可如期開發高品質的新一代GPU與Tegra SoC的設計。
華為海思半導體圖靈(Turning)處理器業務部副部長刁焱秋也表示，該公司先進的SoC設計，正面臨著來自數十個不同的設計專案、以及數千個規模各異的驗證負載需求。由於Palladium Z1平台具備資料中心級運算資源的可靠度，特別能滿足該公司的需求。此外，該平台從小型的400萬邏輯閘驗證有效負載到數十億邏輯閘的設計都可適用，讓使用者能在緊湊的開發時程內確保系統的功能性。
Palladium Z1是益華電腦(Cadence)最新推出的企業硬體模擬平台，宣稱可以改善模擬處理能力，採用更具彈性的工作配置規則，讓系統的容量更充分發揮，進而有效降低SoC的開發成本與風險。
在可擴充性方面，Palladium Z1的每個機架(Rack)可以架設4百萬到5.76億個裝置，可以架設在現有的資料中心內。最大容量可擴充到92億個邏輯閘(gate)，最多可平行執行2304個工作任務。
Cadence副總裁暨硬體系統驗證總經理Daryn Lau指出，Cadence自1987年起，28年以來持續推出硬體驗證模擬產品，過去在硬體架構上先採FPGA架構、接著1995年加入另一條產品線，採處理器(processor-based)架構發展，平行的產品線直到2010年推出Palladium XP後至今，只專注採用Cadence自己開發的專用處理器擔綱。
圖說：Cadence推出Palladium Z1硬體驗證模擬平台，開創資料中心級硬體模擬的新時代。圖中為依比例縮小的Palladium Z1展示模型。
Cadence 強調，新款Palladium Z1硬體驗證模擬(emulation)平台可提供5倍的更高硬體模擬處理能力；與最接近的競爭產品相比，工作負載效率平均提高了2.5倍。而Daryn Lau則認為，Palladium Z1有如Google，幾乎可以幫助使用者解決任何大小事，有22種的使用模型，讓所投資的每一分錢都很值得。
