意法半導體(STMicroelectronics)副總裁Philippe Magarshack出席2012VLSI國際研討會發表專題演講，他強調，半導體產業過去30年不斷創新前進，展望未來，如果不能有效地拿出好辦法，提升電子產品的能源效率，也就是讓電子產品更省電，那麼很多的創新，將踢到鐵板。
無論是哪一種電子產品，使用者不會分分秒秒都啟動所有的功能，如果系統能具有感測及回應(sense and react)的能力，那麼，不管用戶使用否，時時都火力全開的超級耗電模式，就能變成有需要才瞬間啟動的智慧模式，將因此提高10倍的電源使用效益。
身為全球第一家量產3軸陀螺儀並應用於i-Pad、Wii的半導體公司，意法半導體的客戶多樣化，產品毛利高，分散在車用、電腦周邊、消費性電子產品、工業用產品及OEM等市場。2010年會計年度，意法半導體締造營業額103.5億美元。5萬3千名員工，分布在全球12個據點，其中有1萬2千人為研發相關人員。
來自法國的Magarshack指出，多年以來，IC電路設計一直追求優化，強調在電路的每個角落，都要能夠隨時展現滿格功能，而這種過度設計，實在是一大浪費。電子產品若隨時全副武裝地待命，比起有需要時才瞬間啟動，在電力的消耗上，相差大約10倍以上。
由於使用者要怎麼用電子產品，並無法預測，因此，意法半導體提出一個新的IC電路設計模式，強調能讓系統具有感測及回應的功能。讓未來的電子產品，不但能夠保證，即時做好特定時刻的瞬間服務，而且還能很省電。
Magarshack強調，從28奈米(nm)到20奈米，平面FDSOI技術是讓行動電子產品得以大幅省電的最佳解決方案。如今意法半導體的28奈米FDSOI技術已經面市，20奈米的FDSOI模組也在2012年第一季完成。省電的技術能力，將支持消費性電子產品的下一波成長需求。
除了電路設計外，在製程方面，特別量身打造的先進CMOS製程，將滿足數位IC及類比IC解決方案的需要，而矽穿孔(TSV)技術，將能夠優化異質3D堆疊能力。
未來的系統設計，要能夠做到整體性的隨機應變。動態電壓頻率調整(DVFS)以及3D立體的異質整合(3D heterogeneous) ，都是達成省電目標的關鍵技術。另外，Magarshack強調，新一代的 EDA工具，能夠提供系統的整體觀，使整個系統得以優化，並享有10倍的省電效率。
