圖說：西門子推出全新的 Solido IP 驗證套件，為下一代 IC 設計提供「end-to-end」的矽晶品質保證。
西門子數位工業軟體近日發佈全新的 Solido IP 驗證套件（Solido IP Validation Suite），這是一套完善的自動化簽核解決方案，可為包括標準元件、記憶體和 IP 區塊在内的所有設計智慧財產權（IP）類型提供品質保證。此全新驗證套件可對所有 IP 設計角度和格式提供完整的品質保證（QA）覆蓋率，以及「版本對版本」的 IP 鑑定，實現更可預測的全晶片 IP 整合週期，並加速上市時間。
IP 的重複使用和模組化能夠帶來品質提升和省時兩大優勢，因此在下一代半導體中，對於現成的設計 IP 的整合需求不斷提升。為了確保矽晶的成功，所有 IP 的正確性和一致性都必須在設計流程初期完成驗證；如果在設計週期後期發現問題，可能會導致代價高昂的下線改版或矽晶的重新設計。
設計 IP 需要由多種設計觀點來組成，像是邏輯、物理、電氣、計時和功耗分析環境等，然而要在所有這些設計角度還有介面格式中對 IP 進行徹底的驗證是非常耗時的，通常會導致生產計畫嚴重落後。
西門子的 Solido IP 驗證套件可為生產和整合團隊提供自動化、完善和可客製化的 IP 驗證功能，進而有助於將計畫進度落後的情形減至最少。本套件包括西門子的 Solido Crosscheck 軟體和 Solido IPdelta 軟體，兩者都針對所有類型的設計和基礎 IP 提供了一套完善的 IP QA 檢查功能，並在簡化的解決方案中，整合了 in-view、cross-view 和「版本對版本」QA 檢查。Solido IP 驗證套件透過進階功能，為 IP 生產和整合團隊提供快速全流程的 QA，這些功能包括 IP 資料重複利用的智慧型分析、可自動更改識別和品質保證報告合併的附加 IP QA，及與西門子 Calibre 等業界領先驗證平台的無縫接軌。
西門子數位工業軟體客製化 IC 驗證部門副總裁兼總經理 Amit Gupta 表示：「隨著設計 IP 在半導體設計的重要性與日俱增，高效率和正確的 IP 驗證已成為邁向流片成功（silicon success）的關鍵一步。Solido IP 驗證套件能夠提供可擴充且可重複使用的解決方案，以識別並防止造成設計中斷的問題，協助 IP 生產團隊在每次迭代（Iteration）時實現高品質的 IP 交付，並幫助晶片層級設計團隊採用完全合格、易於整合的設計 IP，實現更短的晶片製造時間。」
Solido IP 驗證套件已獲得客戶的全方位認可
Renesas EDA 事業部的數位後端設計方法部門 EDA 總工程師 Shuji Katayama 表示：「Renesas 的記憶體 IP 可支援多種操作條件，為了快速、全面確保這些記憶體 IP 的可靠性，我們採用了西門子的 Solido IP 驗證套件，其客製化功能可以全面滿足我們的要求，提升記憶體 IP 的品質。」
Maxlinear 設計自動化工程師 Ming Fatt Yee 表示：「西門子的 Solido IP 驗證套件可以提供完善的 QA 解決方案，具有強大的 cross-view 檢查功能，可簡化並提升 QA 效率，提供了資料庫交付項目所需的準確度，而且使用者友善度很高，並可進行客製化以滿足我們的客製需求。」
Mixel, Inc. 的 CAD 經理 Amr Shehata 表示：「透過一系列驗證檢查，西門子的 Solido IP 驗證套件協助我們的 QA 團隊達成更高的覆蓋率，同時讓我們的開發團隊在更短的時間內完成更多的工作。該解決方案現在已成爲我們 QA 方法論中不可或缺的部分，使我們能夠充滿信心，迅速地交付具差異性的最終產品。」
Rivos Inc. 的客製化電路主管兼經理 Hema Ramamurthy 表示：「Solido Crosscheck 將完善的客製化 IP 驗證充分地運用於生產中，確保 IP 視角有完整的覆蓋率和一致性。Solido IP 驗證套件是 Rivos 的 IP QA 方法中的關鍵部分，使我們能夠確保儘早偵測到 IP 問題，且最終設計符合 QA 最高指標。」
「Solido IP 驗證套件的採用使我們能夠明顯加快 IP QA 流程。」Weebit Nano 研發副總裁 Ilan Sever 表示：「有了此解決方案，我們可以使用涵蓋各種設計觀點來驗證檢查的整個 IP QA 架構，而這些作業均在可客製化的自動化流程中進行。作為先進半導體記憶體技術的提供商，以更短的交貨時間完成交付項目的 QA，是我們將全新的 Weebit ReRAM IP 模組推向市場的致勝關鍵。」
