我們，共同開發 3D IC 核心製程吧！
- 2009.10.16
- 撰稿：王 麗 娟 Janet Wang 攝影：蔡 鴻 謀 H.M. Tsai工研院與美商應用材料，攜手，共同開發3DIC核心製程 。全球首座的3DIC實驗室預計將在明年中登場期間，工研院與美商應用材料公司（Applied Material）在10月15日宣佈進行3DIC核心製程的客制化設備合作開發。這個彈性的開放製程平台，將整合3DIC的主流技術矽導通孔(Through-silicon Vias，TSV)製程流程，縮短積體電路及晶片開發時間，協助半導體廠商迅速地將先進晶片設計導入市場，進而大幅降低初期投資。工研院電光所副所長洪勝富表示，3DIC是半導體未來10年重要發展動力，各國也多在先期發展階段。工研院從6年前率先投入3DIC研發，取得發展優勢。去年成立的先進堆疊系統與應用研發聯盟（Ad-STAC），是第一個跨產業整合的立體堆疊晶片研發平台，並在經濟部工業局的支持下，全力推動技術產業化。因此，陸續吸引國際設備大廠美商應材、SUSS MicroTec及Semitool等加入3DIC 實驗室試量產製程建置，共同發展3D整合技術，提供國際化的開放合作平台。與應用材料公司合作，有助於矽導通孔(TSV)技術的效能精進，並降低成本，帶動國內外3DIC相關產業加入，加速台灣在3DIC自主製程技術開發，先期掌握3DIC製程關鍵技術，提昇台灣半導體產業競爭優勢。工研院主導的3D IC實驗室將建構完整及多樣化的製程能力，整線系統包括蝕刻、物理氣相沉積、化學機械研磨及電漿強化化學氣相沉積四大設備，這新設備將會用來製造與矽導通孔(TSV)技術相關的積體電路。工研院與應用材料公司將針對先鑽孔、後鑽孔以及顯露鑽孔的矽導通孔(TSV)製程流程做技術整合，提供小線寬的蝕刻、快速度的沈積、穩定的製程研磨設備，協助聯盟的會員廠商迅速地將先進的晶片設計導入市場，進而大幅降低開發時間及初期投資。 新 聞 辭 典矽導通孔TSV (Through-Silicon Via)TSV是3DIC堆疊式晶片的未來重點技術， TSV技術是透過以垂直導通來整合晶圓堆疊的方式,以達到晶片間的電氣互連，讓未來晶片如高樓般堆疊，節省空間。TSV技術主要是製造更小巧、節能、效能更高的晶片如CMOS影像感測器，以及無線通訊設備上需要堆疊記憶體與記憶/邏輯晶片。 我 的 提 問 ：1. 這項投資的願景？希望未來達成目標？電光所副所長洪勝富答：鑽洞分兩大類，VIA Last，及 VIA Middle。VIA Last 取代晶片對外的I/O，會早點推出解決方案，希望在2011年有整套的方案推出。VIA Middle是電晶體做完就要鑽洞，取代電路中的互相連接（Circuit Interconnect ），這個要慢一點，約比 VIA Last 慢個兩、三年。2. 除了與國際設備大廠合作，台灣廠商有機會參與嗎？院長李鍾熙答：「我們會一邊前進，一邊把台灣的廠商拉進來！」電光所副所長洪勝富答：台灣在2008年成立的先進堆疊系統與應用研發聯盟（Ad-STAC），是第一個跨產業整合的立體堆疊晶片研發平台，目前已經有包括台灣的設備及材料商參與其中。10家會員廠商中，1/3以上是國際廠商。 本文刊登【研發工程師的知識平台】-- COMPOTECH ASIA 雜誌
