圖說: 法商Alchimer的執行長Steve Lerner，為產業帶來最新的AquiVia矽穿孔(TSV)阻障層濕式製程技術，極具成本優勢。
2011年9月舉行的半導體設備材料展 ( Semicon Taiwan 2011 )，來自法國的Alchimer公司執行長Steve Lerner 親自到台灣，介紹該公司全新薄膜沉積技術，他在接受專訪時表示，這項技術可以大幅降低電子封裝產業的製造成本。
Alchimer總部位於法國馬錫，於2001年由法國原子能總署（CEA）分割出來，在分子材料的科學上具備深厚基礎，分割後從事創新的化學配方、製程和智慧財產權的開發和行銷，其產品主要應用於各種微電子和微機電 (MEMS) 的奈米薄膜沉積，其中包括晶圓級互連和3D矽穿孔。
在平板電腦及智慧型手機等應用的驅動下，3D IC已成為半導體發展的必然趨勢，因此在本屆半導體展期間，法商Alchimer即發表了最新的AquiVia矽穿孔(TSV)阻障層濕式製程技術，為電子封裝產業提供了另一新的選擇。
該公司執行長Steve Lerner表示，這項突破性技術能對複雜的矽地形提供均勻且保證100%的階梯覆蓋率，包括高深寬比的扇形側壁表面。而此一前所未見的覆蓋能力，可讓後續的沉積時間大幅縮短，同時可讓成本下降一半。
矽穿孔技術是3D整合製程的核心牽動因素，可允許多晶片堆疊和互連，將更多運算能力、記憶和其他功能整合在極小裝置（如智慧手機、平板電腦和其他便攜式電子產品）內的理想解決方案；
不過在傳統的PVD或CVD等乾式製程下，則存在著高寬比範圍無法突破的技術限制與昂貴的真空、乾式製程設備和耗材等問題。Steve進一步指出，現有用於產生矽穿孔的蝕刻技術雖有其優點，但除了技術與成本限制外，還易產生扇形、階梯和其他表面特徵，對後續的薄膜沉積會帶來一些挑戰。
反觀Alchimer的AquiVia濕式製程技術不僅可減少高達50%的設備成本、改進產出與良率、容許更小的矽穿孔技術，同時由於覆蓋率達100%，顯示了其阻障薄膜均勻分佈在填孔的周邊和底部，甚至在存在階梯形態及扇形的情況下亦不例外。因此，後續各層的下沉將有理想的基礎，所需的時間亦大幅減少，因而也帶來了額外的經濟效益。
有鑑於台灣在全球半導體產業的重要地位，Alchimer於今年三月正式與國內奇裕企業簽訂全方位矽穿孔解決方案的代理合約，以因應亞洲市場對於該公司濕式製程持續增強的需求。
而在本次參展期間，其執行長Steve Lerner也積極拜訪foundry、IDM與system house等領域的潛在客戶。
