圖說：VLSI TSA 座談會主席，Purdue大學的Peide Ye頒發最佳學生論文獎給鄭群議（中），右一為國立臺灣大學劉致為教授（Dr. Chee Wee Liu）。
一年一度的VLSI國際研討會，是半導體界的年度盛事，對於潛心研究的學術及研究機構而言，更好比是一場武林大會。透過激烈角逐，2023年國際超大型積體電路技術研討會（VLSI TSA）頒發最佳學生論文獎給國立臺灣大學鄭群議（Chun-Yi Cheng），他的指導教授是劉致為教授（Dr. Chee Wee Liu）。
VLSI 國際研討會自2005年起，開始年度最佳學生論文獎的評選，透過由半導體專家學者組成的技術委員會進行評估，選出年度最佳學生論文，並於隔年的研討會上頒獎。4月18日，國立臺灣大學鄭群議上台領取2022 VLSI-TSA最佳學生論文獎（2022 VLSI-TSA Best Student Paper Award）。
臺大是首先研發多層堆疊通道閘極環繞式電晶體的大學，鄭群議說，他牢記AMD執行長Lisa Su在麻省理工學院（MIT）畢業典禮演講中，鼓勵年輕人要立志「解決世界上最棘手的問題」（solve the toughest problem in the world）。他表示，「我現在研究的高層數堆疊高遷移率通道閘極環繞式電晶體，即為難題之一。」
「我們透過濕式蝕刻（wet etching）做出無寄生通道（parasitic channels）之六層堆疊鍺矽（GeSi）奈米線（nanowire）電晶體。」鄭群議的研究，整合了鍺矽高電子遷移率通道以及六層通道堆疊技術，寫下世界紀錄。
通道堆疊 好比多層橋
5G、電動車、AI人工智慧、元宇宙等應用，需要半導體晶片做到高效能運算的同時，又必須同時做到更小、更省電。為此，電晶體結構從傳統的平面改為立體，由過去的平面電晶體（Planar FET）轉變為現今主流的「鰭式電晶體」（FinFET）。未來更進一步，台積電準備在2奈米技術節點採用「閘極環繞式」（gate-all-around, GAA）「堆疊奈米片電晶體」（stacked nanosheet transistor），追求的目標就是更省電、更快、以及更高的邏輯密度。
為了提升邏輯密度，電晶體的尺寸持續微縮，會產生漏電流變大的問題。閘極環繞式奈米片電晶體的通道四周都被閘極氧化層與閘極金屬完全包覆，使通道的控制能力更強，能有效降低漏電流、減少功耗，使電晶體更加節能省電。
鄭群議表示，為了使半導體晶片的效能更高、運作速度更快，可採用通道堆疊（channel stacking）的技術。另外，採用矽鍺（SiGe）、鍺（Ge）、鍺錫（GeSn）等高遷移率的通道（high mobility channel），藉以增加電晶體的驅動電流。
換材料 可讓電流更大
鄭群議的研究，透過改變通道的材料（鍺矽），以及堆疊通道（六層），得到更低的次臨界擺幅及更高的開關電流比，是他拿到最佳學生論文獎的主因。
他說明，鍺矽是高遷移率的材料，以車子開在高架橋上來比喻，高架橋就是通道，車子好比電流。改用高遷移率的材料，就好比換了性能更好的車子，可以跑得更快！也就是，把材料換成了高遷移率的鍺矽的通道，可使電流更大！
對於堆疊通道，他則以跨海大橋來說明。若只做一座橋，承載車輛有限，如果能往上再做第二道橋、第三道橋，就可在同樣的佔地面積上，讓更多車流量（電流）通過。
提高開關電流比，意味著可以讓驅動電流更大，導致速度變快，或者漏電更少；而更低的次臨界擺幅，則意味著打開電晶體的電壓，與關閉電晶體的電壓，差距變小。可以體會成，電晶體的啟動與關閉，能夠更省電、節能。
感謝恩師與學長
鄭群議得知獲獎後，感到十分光榮，尤其當他知道另一位得獎者是來自頂尖的史丹佛大學，更體會到此獎項的競爭激烈，並讓世界看見臺大在半導體領域的傑出表現。他特別感謝劉致為教授的指導，以及劉亦浚學長開創的研究成果。
劉亦浚是鄭群議同實驗室的學長，他的研究成果發表於2021年超大型積體電路設計研討會（Symposium on VLSI technology），獲選為亮點論文（Highlight Paper），並榮獲國際頂尖期刊Nature Electronics報導於Research Highlight中。鄭群議說，自己是在劉亦浚學長開創的輝煌成果上，繼續研究，才能獲得此份榮耀。
「把學生教好是老師最大的驕傲，」鄭群議表示，劉致為教授經常提醒大家，「未來不論遇到什麼挫折都要勇往直前，團隊合作突破難關，在事業有成後，也不要忘了回饋社會。」「誠信、負責、合作、愛心，」是劉致為教授指導學生的核心理念，秉持這樣的信念，劉致為教授希望能培養更多學生，成為對社會有貢獻的人。
