西門子聯電合作開發3D IC

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Wa-People/編輯中心
  •  2022.09.30

西門子數位化工業軟體近日與聯電合作,為聯電的晶圓對晶圓堆疊及晶片對晶圓堆疊技術提供新的多晶片 3D IC 規劃、組裝驗證,以及寄生參數萃取(PEX)工作流程。

繼續閱讀


台積筑波 3DIC 研發中心無塵室開幕

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Wa-People/編輯中心
  •  2022.06.26

圖說:台積電日本3DIC研發中心

台積電24日宣布,其子公司台積電日本 3DIC 研發中心已於日本產業技術綜合研究所之筑波中心完成無塵室工程,並於該日舉行開幕儀式。台積電具備全新無塵室的日本 3DIC 研發中心,以研究下一代三維矽堆疊和先進封裝技術的材料領域,旨於支援系統級創新,提高運算效能並整合更多功能。在推動半導體技術向前發展上,另闢了新的道路。

繼續閱讀


Cadence獲台積年度合作夥伴大獎

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Wa-People/編輯中心
  •  2021.12.02

圖說:Cadence獲台積電2021四項開放創新平台 (OIP) 年度合作夥伴大獎,推動3DFabric設計、雲端解決方案、4nm 設計架構的共同開發以及DSP矽智財創新。

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶博士表示:「藉由Cadence與台積電持續的合作,我們使共同客戶能夠利用我們的最新技術自信地交付設計並實現設計目標。獲得台積電四項大獎殊榮彰顯了 Cadence 藉由其智慧系統設計策略致力於實現卓越的 SoC 設計。」

繼續閱讀


Cadence支持台積 加速多晶片設計創新

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Cadence
  •  2021.11.10

圖說:Cadence 以完整3D-IC平台支持台積電 3DFabric技術,加速多晶片設計創新。

Cadence宣布正與台積電緊密合作加速 3D-IC 多晶片設計創新,作為合作的一部分,Cadence Integrity 3D-IC 平台是業界第一個用於 3D-IC 設計規劃、設計實現和系統分析的完整統一平台,支持台積電 3DFabric 技術,即台積電的 3D 矽堆疊和先進封裝的系列技術。此外,Cadence Tempus 時序簽核解決方案已優化升級,支持新的堆疊靜態時序分析 (STA) 簽核方法,從而縮短設計周轉時間。

繼續閱讀


新思與台積策略合作 實踐高效能3DIC

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Wa-People/編輯中心
  •  2021.11.05

圖說:新思科技擴大與台積電的策略技術合作,擴展新一代高效能運算設計的3D系統整合解決方案。

新思科技近日宣佈擴大與台積電的策略技術合作以實現更好的系統整合,並因應高效能運算(HPC) 應用所要求的效能、功耗和面積目標。透過新思科技的3DIC Compiler平台,客戶能有效率地取得以台積電3DFabric為基礎的設計方法,從而大幅提升高容量的3D系統設計。這些方法在系統整合單晶片技術中支援3D晶片堆疊,並在整合扇出型和基板上晶圓上晶片封裝技術中提供2.5/3D先進封裝的支援。

繼續閱讀


新思與台積合作 加速3DIC封裝

  •  文:Wa-People/李慧臻 Jane Lee
  •  圖:Wa-People/編輯中心
  •  2020.09.15

圖說:新思與台積合作,利用CoWoS與InFO認證設計流程加速2.5D/3DIC設計。

新思科技宣布已與台積合作,雙方已就採用新思 Compiler產品的先進封裝解決方案,提供通過驗證的設計流程,可用於以矽晶中介層(silicon interposer)為基礎的基板上晶圓晶片封裝(Chip-on-Wafer-on-Substrate,CoWoS-S)以及高密度晶圓級且以RDL為基礎的整合扇出型封裝(Integrated Fan-Out ,InFO-R)設計。

繼續閱讀