圖說：Cadence與意法半導體聯手開發網路、雲端及資料中心市場。
益華電腦 (Cadence)宣佈與意法半導體（ST）合作，已將用於網路、雲端及資料中心應用的7奈米系統單晶片（SoC）中56G短距（VSR）高速序列介面(SerDes)設計定案。Cadence利用其在56G及112G PAM4 SerDes技術上的投入，提供了關鍵的IP架構、特定IP子模塊及相關的設計支援，而意法半導體則利用其在該領域的廣泛專業知識開發了完整的SerDes核心。
意法半導體成功將56G-VSR SerDes的晶片設計定案，並進一步選擇Cadence作為新型112G長距離SerDes IP開發的優先合作夥伴。意法半導體ASIC部門總經理Flavio Benetti表示：「Cadence優異的112G SerDes充分滿足ASIC網絡及通訊的相關要求。藉由Cadence通過矽驗證的IP模塊建構與我們對SerDes模擬及混合訊號設計技術的豐富知識相結合，我們得以成功達成客戶具挑戰性的功耗目標。我們重視雙方的合作，並選擇Cadence作為112G長距離SerDes IP的優先合作夥伴。」
Cadence IP事業群資深副總裁暨總經理Babu Mandava表示：「與意法半導體的成功合作，展現Cadence其智慧系統設計策略實現SoC設計卓越。我們經矽驗證的PAM4 SerDes IP產品組合針對功耗、效能及面積進行優化，與Cadence Innovus設計實現系統結合使用，助力意法半導體的創新設計獲得了卓越的效能並縮短上市時程。」
Cadence廣泛的設計IP產品組合包含112G Multi-Rate PAM4 SerDes，及頂尖的數位及簽核技術包括Innovus設計實現系統，均支援Cadence的智慧系統設計（Intelligent System Design）策略，協助客戶實現SoC的卓越設計。
