益華電腦 (Cadence)近期宣布，位於台灣新竹的智原科技 (Faraday Technology Corp.) ，採用 Cadence 完整的工具流程，成功完成該公司最大型的系統單晶片 (SoC) 專案開發。這是一顆邏輯閘數達 3 億個的 4G 基地台晶片。藉由在其階層式 (hierarchical) 設計流程中部署 Cadence Encounter 數位設計工具，智原科技的設計團隊在短短的七個月內，就完成這顆複雜 SoC 從後段建置到投片的工作。
透過運用 Encounter 數位設計，實現 (EDI) 系統中的元件與技術，智原科技成功使這顆 SoC 每次執行原型設計的時間，從兩周縮短至 3 到 5 天，包括 GigaOpt 多執行緒最佳化與先進分析、 Encounter Conformal Equivalence Checker (EC) 的階層式 EC 比較方法論、 RC 萃取與時序分析的整合性簽核工具。
智原科技研發副總洪正信表示：「這顆 SoC 是我們首次進行的最大規模設計專案，也是台灣目前最高複雜度的 SoC 。因此在開發過程中，我們必須彙集最佳的工具組合，以確保在效能、品質和上市時程方面，都能很有效率的達陣。 Cadence 豐富的數位設計實現與驗證產品，再加上其高度的支援與配合，協助我們達成了所有的設計目標。」
Cadence 公司 EDA 產品策略長徐季平博士表示：「對智原科技來說，為了管理這類大型 SoC 設計日益提升的複雜度，它需要採用緊密整合的解決方案，以協助設計人員快速地將創新設計落實為真正的產品。透過發揮 Encounter 數位設計實現系統與驗證方案的功能，智原科技大幅提升了 SoC 開發的速度。」
