新思IP進台積5奈米 客戶20多家

圖說:新思 IP於台積電N5製程多項首度通過矽晶設計成功案例,獲業界廣泛採用。

圖說:新思 IP於台積電N5製程多項首度通過矽晶設計成功案例,獲業界廣泛採用。

新思科技(Synopsys)今日宣布其 DesignWare 介面、邏輯庫(Logic Library)、嵌入式記憶體(Embedded Memory)和 PVT 監視器 IP 解決方案,讓客戶在台積電 N5 製程中實現多項首度通過矽晶設計成功案例(first-pass silicon success),已獲得20 多家領先的半導體公司採用。

半導體廠商選擇 DesignWare IP解決方案,以滿足其先進的車用 ADAS 和資訊娛樂、AI 加速器、伺服器、網路和行動系統單晶片(SoC)設計對功耗、效能與面積(PPA)的嚴格要求。有了多項客戶矽晶設計成功的經驗,新思科技 DesignWare IP 和 VC 驗證 IP 獲得業界廣泛採用,讓設計人員在整合IP時能更具信心,大幅降低 SoC 整合的風險。

台積電設計建構管理處副總經理Suk Lee表示:「台積電與長期生態系統合作夥伴新思科技密切合作,讓雙方客戶能從基於台積電先進製程技術的廣泛高品質IP組合中獲益。用於台積電N5製程的DesignWare IP具備最佳的PPA,是最先進的晶圓代工解決方案,讓設計人員充分受益於先進製程之際,能快速提供差異化產品並向量產推進。」

新思科技IP行銷策略資深副總裁John Koeter表示:「數十年來,新思科技一直與台積電合作,提供功能豐富並通過矽晶驗證(silicon-proven)的 IP,讓設計人員能夠利用台積電最先進的製程,包括N5和具備強大規劃藍圖的N3,滿足汽車、高效能運算和AI設計對資訊密集的需求。用於台積電N5製程的DesignWare IP組合獲得廣泛採用,代表客戶對新思科技IP 的持續信任,能讓客戶降低整合風險,並更快地將產品推向市場。」

新思科技廣泛的 DesignWare IP 產品組合包括:邏輯庫、嵌入式記憶體、IO、PVT 監視器、嵌入式測試、類比 IP、介面 IP、安全 IP、嵌入式處理器和子系統(subsystem)。為了加速原型建造(prototyping)、軟體開發以及SoC與IP的整合,新思科技IP套件式解決方案(IP Accelerated Initiative)提供了IP原型建造套件、IP軟體開發工具組和IP 子系統。新思科技在IP品質與全面技術支援的大量投入,讓設計人員能夠降低整合風險,並加速上市時程。

上市時程與資源

  • 用於台積電N5製程,目前已上市的DesignWare IP內容包括: eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1/DP、PCIe 3.0/5.0、112G 乙太網路、裸晶對裸晶(Die-to-Die) HBI、LPDDR5/4/4X、DDR5/4、 HBM2E、MIPI C-PHY/D-PHY、多重協定32G PHY、邏輯庫、嵌入式記憶體,以及晶片內感測(In-Chip Sensing)與PVT監控。
  • 用於台積電N5製程,預計於2021年下半年上市的DesignWare IP內容包括:用於 USB-C 3.2、USB 4.0、PCIe 4.0、112G USR/XSR 裸晶對裸晶、多重協定16G PHY、HDMI 2.1、DisplayPort和MIPI M-PHY的DesignWare IP。
  • 更多資訊:DesignWare IP組合