全新數位流程 實現卓越設計

圖說:Cadence宣布其優化數位全流程,提供達3倍的生產力並提升結果品質。Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)表示,全新數位全流程的增強,係建立在廣泛採用的整合流程基礎之上,進一步提升了Cadence數位及簽核設計的領導地位。(Wa-People資料照)

圖說:Cadence宣布其優化數位全流程,提供達3倍的生產力並提升結果品質。Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)表示,全新數位全流程的增強,係建立在廣泛採用的整合流程基礎之上,進一步提升了Cadence數位及簽核設計的領導地位。(Wa-People資料照)

益華電腦(Cadence)宣布,推出全新的數位全流程,該流程經數百個先進製程設計定案所驗證,可進一步優化包括汽車、行動、網路、高效能運算及人工智慧(AI)等各種應用領域的功耗、效能及面積(PPA)結果.該流程具有包括統一佈局、物理優化引擎以及機器學習(ML)能力等多種業界領先的特色,可提高3倍的生產力及提升高達20%的PPA結果,實現卓越的設計。

全新的Cadence數位全流程藉由以下關鍵強化功能,提供優異PPA及生產力的優勢:

  • Cadence數位全流程的iSpatial技術:iSpatial技術將Innovus設計實現系統的GigaPlace佈局引擎及GigaOpt Optimizer(優化器)整合到Genus合成解決方案中,提供諸如繞線層分配、有用的時鐘偏移及通孔等技術。iSpatial技術可藉由通用的使用者介面及資料庫達到從Genus物理合成到Innovus設計實現的無縫接軌.
  • 機器學習能力:與傳統的佈局及佈線流程相比,機器學習能力使客戶能夠利用其現有的設計來訓練iSpatial優化技術,可降低設計餘量(design margin).
  • 優異的簽核收斂:數位全流程融合統一的設計實現、時序及IR簽核引擎,藉由同時完成所有物理、時序及可靠性目標的設計來強化簽核收斂,使客戶可降低設計餘量及迭代次數.

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)表示,全新數位全流程的增強係建立在廣泛採用的整合流程基礎之上,進一步提升了Cadence數位及簽核設計的領導地位,協助客戶能夠實現卓越的系統單晶片(SoC)設計。客戶在緊迫的時間壓力下面對龐大的設計專案,我們與客戶緊密合作,提供可更有效率實現PPA目標所需的功能.

Cadence數位全流程由Innovus設計實現系統、Genus合成解決方案、Tempus時序簽核解決方案及Voltus IC電源完整性解決方案組成。為客戶提供設計收斂及更可預測的快速途徑,該流程支持Cadence智慧系統設計(Intelligent System Design)策略,實現先進製程系統單晶片(SoC)的設計卓越.


圖說:聯發科技運算與人工智慧技術群本部總經理黃世安(Wa-People資料照)

聯發科技運算與人工智慧技術群本部總經理黃世安表示,聯發科技致力於優化高效能核心,以實現積極的效能目標。藉由Innovus設計實現系統中GigaOpt Optimizer的全新機器學習能力,聯發科技能夠自動快速地訓練CPU核心模型,進而優化最高頻率,降低總合負數延遲時間達80%,並將最終簽核設計收斂所需的周轉時間縮短兩倍。

三星電子設計平台開發執行副總裁Jaehong Park表示:「採用iSpatial技術的Cadence數位全流程可準確預測PPA的全佈局優化,並通過快速迭代RTL、限制,及平面配置同時改善6%的總功耗,使我們的設計周轉時間縮短了3倍.此外,Cadence獨特的機器學習能力讓我們能夠在三星的4nm EUV製程上訓練設計模型,這有助於我們進一步提升5%的效能及減少5%的漏電流功耗.」




留言